Cyclone® III および Cyclone® IV デバイス向けの ALTMEMPHY ベースのハイパフォーマンス・メモリー・コントローラーで、複数のコントローラーのクロック共有を有効にできますか?

複数のコントローラーのクロック共有オプションにより、コントローラーは同じ周波数で動作し、同じフェーズロック・ループ (PLL) リファレンス・クロックを共有する必要がある複数のコントローラー間でスタティック PHY クロックを共有できます。

ただし、Cyclone® III および Cyclone IV デバイスファミリーでこの機能を有効にしたい場合は、制限があります。

1. 2 つの ALTMEMPHY インスタンスを使用したデザインでは、2 つの PLL が引き続き使用されます。
   これは、次の knowlegde の記事で説明されています。
   デザイン内で 2 つの ALTMEMPHY インスタンス用に 1 つの PLL を共有できますか?
   
2. ALTMEMPHY ベースのメモリー・コントローラーについては、PLL を完全に補償された専用入力ピンに入力してジッターを削減する必要があり、これは PLL とクロック・ネットワークのタイミングモデルの想定の 1 つです。
   
   「PLL へのリファレンス入力クロック信号は、PLL に隣接する専用クロック入力ピン、または隣接する PLL からのクロック出力信号によって駆動する必要があります。出力クロック・ジッターを最小限に抑えるために、リファレンス入力クロックピンを ALTMEMPHY PLL に、グローバルまたは地域のクロック・ネットワークを使用してコアを介してルーティングしてはなりません。」
   
3. Cyclone III および Cyclone IV デバイスは、2 つの PLL に供給可能な専用クロック入力を完全に補償していません。

このような PLL クロック・ネットワークは、Arria® II GX、Stratix® III、および Stratix® IV デバイスファミリーでのみ利用可能です。

Arria II GX デバイス
- PLL_5およびPLL_6向け CLK[8..11]

Stratix III、Stratix IV デバイス
- PLL_L2およびPLL_L3の場合は CLK[0..3]
- PLL_B1およびPLL_B2の場合 CLK[4..7]
- PLL_R2およびPLL_R3向け CLK[8..11]
- PLL_T1およびPLL_T2の場合は CLK[12..15]

これらの理由から、Cyclone III および Cyclone IV デバイスファミリーでは、複数のコントローラーのクロック共有を使用しないでください。

Cyclone III および Cyclone IV デバイス上で、各メモリー・コントローラーに個別のクロック入力を用意することを検討してください。