記事 ID: 000075468 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

java.lang.Exception: master_read_32: このトランザクションは 60 秒で完了しませんでした。システムコンソールはやめ込み中です。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    JESD204B インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

このエラーメッセージは、インテル® Stratix® 10 H タイル ES デバイスで JESD204B 15G サンプルデザインを実行する際インテル Quartus® Prime Pro ソフトウェア・バージョン 17.1 Update 1 以前でコンパイルした場合に表示される場合があります。

解決方法

この問題を回避するには、別のシードを使用してインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのデザインをコンパイルしてみてください。

この問題は、今後のインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。