記事 ID: 000075467 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/05/10

イーサネット用 インテル® Stratix® 10 E タイルハード IP インテル FPGA IPコア前方 RX が無効なフレームをユーザーロジックに切り捨てるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    イーサネット・インテル FPGA IP コア向け v18.0 インテル® Stratix® 10 E タイル・ハード IP は、フレームの大きなストライピングに問題があります。

    RX MAC がフレームサイズ >= 65536 を受信し、enforce_max_frame_sizeが有効になっている場合、RX MAC からユーザーロジックへのフレーム出力は、max_rx_frame_size設定で指定されたフレームサイズに切り捨てられ、2 番目の無効なフレームは RX MAC から 65536 バイトから超大型フレームの最後まで出力されます。

    解決方法

    この問題の回避策は現在存在しません。

    この問題は、インテル® Quartus® Prime エディション・ソフトウェアの将来のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。