記事 ID: 000075464 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

VHDL で生成された 10 個の PCIe* IP インテル® Arria®合成でエラーが返される理由 (16045) - 「u_global_buffer_coreclkout」は未定義のエンティティー「altera_global」をインスタンス化しますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime ソフトウェア・バージョン 17.1 の問題により、VDHL のaltera_global・コンポーネント・エンティティー・エイリアスが正しい VHDL altera_global・エンティティーにマッピングされません。

    解決方法

    PCIe* トップレベルの VHDL インスタンス化ファイル (pcie_pcie_a10_hip_0.vhd など) では、これら 2 行の VHDL コードをコメントアウトします。 次に、実装を再実行します。

    for pcie_a10_hip_0: pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171__cmp

    entity altera_pcie_a10_hip_171.pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171_;

    この問題は、今後のリリースインテル® Quartus® Prime 開発ソフトウェアで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。