記事 ID: 000075464 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/01/30

VHDL で生成された Arria® 10 PCIe* IP の合成でエラー(16045) - ""u_global_buffer_coreclkout" が未定義エンティティ "altera_global"" をインスタンス化すると、なぜ返されるのですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime ソフトウェア・バージョン 17.1 の問題により、VDHL の altera_global コンポーネント・エンティティー・エイリアスが正しい VHDL altera_globalエンティティーにマッピングされません。

    解決方法

    PCIe* トップレベル VHDL インスタンス化ファイル (例えば pcie_pcie_a10_hip_0.vhd) では、この 2 行の VHDL コードをコメントアウトします。その後、実装を再実行します。

    pcie_a10_hip_0の場合:pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171_<ランダムな文字列>_cmp

    エンティティ altera_pcie_a10_hip_171.pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171_<同じランダム文字列>;

    この問題は、Quartus® Prime 開発ソフトウェアのバージョン 17.1.2 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。