詳細
Quartus® II ソフトウェア・バージョン 6.1 ~ 7.1 SP1 では、ソース同期補償を使用すると、Quartus® II ソフトウェアは自動的に、補償データ・パス・ビットの IOE 入力からレジスターまでの遅延を「0」に設定します。 ただし、データバスの残りのビットの IOE 入力対レジスター遅延のデフォルト設定は最大設定です。したがって、補償ビットはバスの残りの部分とは異なるタイミング遅延を有します。
この問題の影響を受けているかどうかを確認するには、コンパイルレポートで遅延設定を確認してください。[Fitter] の [リソース] セクションで [遅延チェーンの概要] を開きます。バス内の各ビットの遅延が「0」に設定されていることを確認します。遅延設定がゼロでない場合、ソース同期補償モードで PLL によってクロックされる影響を受けるバスビットすべてについて、アサインメント・エディター を使用して「Input Delay from Pin to Input Register」 を「0」に設定します。
この問題は、インテル® Quartus® II ソフトウェア・バージョン 7.2 以降修正されています。PLL ソース同期補償は、PLL の補償出力によって与えられるすべての入力に適用され、入力対レジスター遅延設定を変更する必要はありません。