記事 ID: 000075447 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ALTMEMPHY IP の 2 つの異なるインスタンスの PLL をマージできないのはなぜですか?

環境

  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    ALTMEMPHY キャリブレーションでは、PLL リコンフィグレーションを使用して PLL フェーズを更新します。そのため、PLL を動的に再構成する必要があります。

    各 ALTMEMPHY インターフェイスは個別にキャリブレーションする必要があり、PLL クロックに異なる調整を必要とする場合があるため、PLL をマージすることはできません。

    詳細については、12.1 バージョンの ALTMEMPHY セクションを参照してください。 外部メモリー・インターフェイス・ハンドブック

    解決方法

    関連製品

    本記事の適用対象: 2 製品

    Arria® II GX FPGA
    Arria® II GZ FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。