記事 ID: 000075438 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

垂直同期と Hsync が整列していない HDMI RX がプログレッシブ・ビデオにロックできないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    HDMI* インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

HDMI RX IP コアが、垂直同期と Hsync が整列していないプログレッシブ・ビデオを送信する外部 HDMI ソースに接続されている場合、ビデオ出力はありません。

解決方法

この問題に関する回避策はありません。
この問題は、HDMI IP コアの 17.1 および 17.1std バージョンで修正されています。

関連製品

本記事の適用対象: 3 製品

Arria® V FPGA & SoC FPGA
Stratix® V FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。