記事 ID: 000075429 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

エラー (261003): 確立された JTAG 通信を継続できません。通信ケーブルとデバイスを再接続する

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア 12.1 SP1 以前の問題により、SignalTap™ II ロジック・アナライザーの実行時にこのエラーが表示される場合があります。この問題は、JTAG TDO パスが不正に最適化されているために発生します。この問題は、Stratix® V、Arria® V、Cyclone® V デバイスを対象としたデザインに影響します。

解決方法

この問題を回避するには、JTAG TDO パスを適切に制約し、デザインを再コンパイルしてください。JTAG TDO パスを適切に制約するには、Synopsys Design Constraints(.sdc)ファイルに次の制約を追加します。

if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] }
{ set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }

この問題は修正されており、インテル® Quartus® II ソフトウェア・バージョン 13.0 以降ではパスに適切な制約があります。

関連記事

関連製品

本記事の適用対象: 15 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Arria® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。