記事 ID: 000075414 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/06/16

インテル® Stratix® 10 FPGA・ハードウェアで単一レーンの SerialLite III IP コアの実装を実行する際、伝送エラーが発生する原因は何ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Serial Lite III ストリーミング・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    ハードウェアで単一レーンの SerialLite III IP コア実装をインテル® Stratix® 10 FPGA実行する際に、バースト間の必要なアイドルサイクルのパラメーター値が 2 に設定されていると、トランスミッション・エラーが発生する場合があります。

    解決方法

    この問題を回避するには、 バースト間の必要なアイドルサイクルの 値を 1 に変更します。再生成と再コンパイル。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの次の完全な本番リリースで修正される予定です。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Stratix® 10 SX SoC FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA
    インテル® Stratix® 10 GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。