記事 ID: 000075407 コンテンツタイプ: エラーメッセージ 最終改訂日: 2017/06/09

警告: ノード: reconfig_clk[0] はクロックであると判断されましたが、関連するクロック割り当てなしで検出されました。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • JESD204B インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    この警告は、インテル® Quartus® Prime ソフトウェア・バージョン 17.0 のフィッターおよびスタティック・タイミング分析段階で、インテル® Arria® 10 デバイスを対象とする JESD204B スタンドアロン IP コアでデザインをコンパイルする際 reconfig_clk に、この警告が表示される場合があります。

    解決方法

    この問題を回避するには、IP SDC ファイルの reconfig_clk をフリークエンシー 100 MHz ~ 125MHz で定義します。

    この問題は、インテル Quartus Prime ソフトウェアのバージョン 17.0.1 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。