記事 ID: 000075405 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/07/19

PCI Express Avalon-MM バリアントのハード IP で、BAR アドレスが 32 ビットより大きいのはなぜ 32 ビットに切り捨てられますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Avalon-MM Cyclone® V PCI Express* のハード IP インテル® FPGA IP
    Avalon-MM Arria® V PCI Express* のハード IP インテル® FPGA IP
    Avalon-MM Arria® V GZ PCI Express* のハード IP インテル® FPGA IP
    Avalon-MM Stratix® V PCI Express* のハード IP インテル® FPGA IP
    インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

PCI Express* の Avalon-MM ハード IP コアの問題により、32 ビットより大きい BAR アドレスは 32 ビットのみに切り捨てられます。 上のビットは 0 に設定されます。

これは、64 ビット・アドレッシング・モードで動作している場合にのみ、ダウンストリーム方向 Rxm ポートに影響を与えます。Txs ポートや 32 ビット・アドレス指定モードで動作しても影響しません。

 

 

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 18.0 以降で修正されています。

関連製品

本記事の適用対象: 6 製品

インテル® Cyclone® 10 FPGA
インテル® Cyclone® 10 GX FPGA
Cyclone® V FPGA & SoC FPGA
Arria® V FPGA & SoC FPGA
Stratix® V FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。