記事 ID: 000075400 コンテンツタイプ: トラブルシューティング 最終改訂日: 2017/11/30

ハンドブックと IP GUI サマリーで、インテル® Arria® 10 LVDS のコアクロックに対して、一貫性のないフェーズシフト要件が求められるのはなぜですか?

環境

    ALTLVDS_TX
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

LVDS Qsys GUI のエラーにより、コアクロックのフェーズが 0 度で止まっていると表示されますが、インテル® Arria® 10 ハンドブックによると、180/SERDES ファクターである必要があります。

解決方法

この問題は、インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック・バージョン 18.0.1 以降で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。