記事 ID: 000075397 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

チャネル 1 & 2 向けのインテル® FPGA HDMI IP コアのトレーリング・スクランブド・データ・アイランド・ガードバンドが正しくエンコードされないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    HDMI* インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

HDMI TX 2.0 動作にインテル® FPGA HDMI IP コアを使用する場合、接続された HDMI シンクが文字エラー検出を実装している場合、チャネル 1 とチャネル 2 でエラーが発生します。

これは、チャネル 1 およびチャネル 2 のデータ島のトレーリング・ガードバンドが TMDS で正しくエンコードされていないためです。

インテル FPGA HDMI IP コア TX モジュールは、HDMI 2.0 仕様に違反するデータ島期間中の「cnt」トラック・データストリームの視差を保証しません。この問題はビデオ・ディスプレイに影響を与えるべきではありません。

解決方法

この問題の回避策はありません。
この問題は、インテル FPGA HDMI IP コアインテル® Quartus®バージョン 16.1 アップデート 1 で修正されています。

関連製品

本記事の適用対象: 4 製品

インテル® Cyclone® 10 FPGA
Stratix® V FPGA
Arria® V FPGA & SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。