記事 ID: 000075386 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

エラー:add_fileset_file: そのようなファイルはありません <quartus_installation_directory>/ip/altera/ethernet/alt_em10g32/MAC/synopsys/alt_em10g32.v</quartus_installation_directory>

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Quartus® Prime ソフトウェア・バージョン 15.1 および 16.0 の問題により、Windows オペレーティング・システムの使用時に低レイテンシー・イーサネット 10G MAC IP シミュレーション・モデルがエラー・アウトする場合があります。

    エラー:add_fileset_file: そのようなファイル/ip/altera/ethernet/alt_em10g32/MAC/synopsys/alt_em10g32.v はありません
    実行中
    「add_fileset_file synopsys/$file_name $filetype PATH synopsys/$file_name {SYNOPSYS_SPECIFIC}」
    (手順「sim_ver_mac」行 126)
    内から呼び出される
    「sim_ver_mac $name」
    (手順「sim_ver」行 3)
    内から呼び出される
    「sim_ver alt_em10g32」

    解決方法

    この問題の回避策は、Windows 環境で VCS* および NCSIM* シミュレーターのシミュレーション・ファイル生成を手動で無効にすることです。これは、<200Prime インストール・ディレクトリー>\ip\altera\ethernet\alt_em10g32\MAC\alt_em10g32_fileset.tclの行 (132~160) を変更することで実行できます。

    差出人:
    foreach {file_name filetype} $simulation_files {
    { {1}場合
    add_fileset_file mentor/$file_name $filetype PATH mentor/$file_name {MENTOR_SPECIFIC}
    }
    { {1}場合
    path aldec/$file_name {ALDEC_SPECIFIC} $filetype aldec/$file_name add_fileset_file
    }
    { {1}場合
    add_fileset_file synopsys/$file_name $filetype PATH synopsys/$file_name {SYNOPSYS_SPECIFIC}
    }
    { {1}場合
    cadence/$file_name $filetype PATH ケイデンス/$file_name {CADENCE_SPECIFIC} をadd_fileset_file
    }
    }

    foreach {file_name filetype} $simulation_files_1588 {
    { {1}場合
    add_fileset_file mentor/rtl/$file_name $filetype PATH ../1588/mentor/$file_name {MENTOR_SPECIFIC}
    }
    { {1}場合
    aldec/rtl/$file_name $filetype PATH をadd_fileset_file。/1588/aldec/$file_name {ALDEC_SPECIFIC}
    }
    { {1}場合
    add_fileset_file synopsys/rtl/$file_name $filetype PATH ../1588/synopsys/$file_name {SYNOPSYS_SPECIFIC}
    }
    { {1}場合
    add_fileset_file cadence/rtl/$file_name $filetype PATH ../1588/cadence/$file_name {CADENCE_SPECIFIC}
    }
    }

    宛先:
    foreach {file_name filetype} $simulation_files {
    { {1}場合
    add_fileset_file mentor/$file_name $filetype PATH mentor/$file_name {MENTOR_SPECIFIC}
    }
    { {1}場合
    path aldec/$file_name {ALDEC_SPECIFIC} $filetype aldec/$file_name add_fileset_file
    }
    もし{0} {
    add_fileset_file synopsys/$file_name $filetype PATH synopsys/$file_name {SYNOPSYS_SPECIFIC}
    }
    {0}場合 {
    cadence/$file_name $filetype PATH ケイデンス/$file_name {CADENCE_SPECIFIC} をadd_fileset_file
    }
    }

    foreach {file_name filetype} $simulation_files_1588 {
    { {1}場合
    add_fileset_file mentor/rtl/$file_name $filetype PATH ../1588/mentor/$file_name {MENTOR_SPECIFIC}
    }
    { {1}場合
    aldec/rtl/$file_name $filetype PATH をadd_fileset_file。/1588/aldec/$file_name {ALDEC_SPECIFIC}
    }
    もし{0} {
    add_fileset_file synopsys/rtl/$file_name $filetype PATH ../1588/synopsys/$file_name {SYNOPSYS_SPECIFIC}
    }
    もし{0} {
    add_fileset_file cadence/rtl/$file_name $filetype PATH ../1588/cadence/$file_name {CADENCE_SPECIFIC}
    }
    }

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・バージョン 16.1 以降修正されています。

    関連製品

    本記事の適用対象: 3 製品

    Arria® V FPGA & SoC FPGA
    Stratix® V FPGA
    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。