記事 ID: 000075377 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/05/10

NCSim または Xcelium を使用する際、インテル® Stratix® 10 低レイテンシー 10G イーサネット MAC デザイン例のシミュレーションに失敗する理由は何ですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    低レイテンシー・イーサネット 10G MAC インテル® FPGA IP
    10GBASE-R PHY インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Stratix® 10 低レイテンシー 10G イーサネット MAC デザイン例では、以下の構成において NCSim または Xcelium での正しいシミュレーションに失敗します。

  • 10G Base-R
  • 1588 対応 1/2.5/10G
  • 10M / 100M / 1G / 2.5G / 10G
解決方法

NCSim または Xcelium の回避策はありません。

ソフトウェア・バージョン v17.1 または v18.0 でこの IP コアをシミュレートするには、VCS または ModelSim を使用してください。

NCSim または Xcelium を使用する場合のシミュレーションの問題は、今後のバージョンの インテル Quartus® Prime 開発ソフトウェア・プロ・エディションで修正される予定です。

関連製品

本記事の適用対象: 3 製品

インテル® Stratix® 10 GX FPGA
インテル® Stratix® 10 SX SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。