記事 ID: 000075376 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

リンク・トレーニングを成功させるには、ディスプレイ・ポート・チャネルに時間がかかるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    DisplayPort* インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ネイティブ PHY IP コアの問題により、ディスプレイ・ポート・チャネルはリンク・トレーニングに成功するまでに長い時間がかかります。

この問題は、インテル® Quartus® Prime ソフトウェアがネイティブ PHY IP コアに不正な RX PCS 設定を適用したため、ワードアライメントに失敗したためです。

解決方法

インテル® Quartus® Prime Pro およびスタンダード・バージョン 16.1.2 でこの問題を解決するためのパッチが利用可能です。 下記の該当するリンクから Patch 2.29 をダウンロードしてインストールします。

Linux 用パッチ 2.29 : quartus-16.1.2-2.29-linux.run

Windows 用パッチ 2.29: quartus-16.1.2-2.29-windows.exe 

取り付け手順: quartus-16.1.2-2.29-readme.txt

この問題は、インテル® Quartus® Prime 開発ソフトウェア・バージョン 17.1.1 以降で修正されています。

関連製品

本記事の適用対象: 4 製品

インテル® Arria® 10 GX FPGA
インテル® Arria® 10 GT FPGA
インテル® Arria® 10 SX SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。