記事 ID: 000075363 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

25Gbps および 50Gbps イーサネット IP コアでサポートされている最小フレームサイズは?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    25G 50G イーサネット
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

25Gbps および 50Gbps イーサネット IP コアは、IEEE* 仕様の要求に応じて 64 バイトの最小フレームサイズをサポートします。

インテル® 25Gbps および 50Gbps イーサネット IP コアの設計により、RX フレームの長さが 26 バイト未満 (ペイロード 22 バイトおよび FCS 4 バイト) に対して、次の 1 つ以上の動作が生じる場合があります。

  1. l1_rx_endofpacketは、l1_rx_startofpacket前に 1 つまたは 2 つのクロックを表明できます。
  2. l1_rx_endofpacketは、l1_rx_startofpacketと同じクロックサイクルで表明できます。
  3. ショートフレームは、l1_rx_error[2] が設定されていない状態で出荷される場合があります
  4. RX ステータス・ベクトル (l1_rxstatus_data) のフレーム長および / またはペイロード長フィールドが正しくない可能性があります。
解決方法

この問題を回避するには、ファーエンド・トランスミッターが必要な最小パケットサイズ 64 バイトを遵守する必要があります。

この問題は、今後の Quartus® Prime 開発ソフトウェアのリリースでは修正される予定はありません。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 GT FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。