記事 ID: 000075359 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

パラメーター「トランシーバー制御およびステータス・レジスターを有効にする」が有効になっている場合の RapidIO II シミュレーション・テストベンチのエラー。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • RapidIO II (IDLE2 最大 6.25Gbaud) インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Arria® 10 および 10 ファミリー Stratix®。RapidIO II IP Core がオプションのパラメーター「トランシーバー制御とステータスレジスターを有効にする」を有効にして生成された場合、提供されたシミュレーション・テストベンチは失敗します。障害のある動作は、トランシーバーがリセットから抜け出せず 、rx_is_lockedtodata が主張しないことです。

    解決方法

    アドバイスは、影響がある場合はトランシーバー制御とステータスレジスターのパラメーターを有効にしないでシミュレーションを実行することです。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・バージョン 17.0 以降修正されています。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。