記事 ID: 000075350 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Quartus® Prime フィッターが、r_r2による RapidIO II IP コア・トランシーバー RX オンチップ終端を割り当てるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • RapidIO II (IDLE2 最大 6.25Gbaud) インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル Quartus Prime フィッターは、正しいパラメーターがr_r1 (100 分の 1) の場合、RapidIO II IP コア・トランシーバー RX オンチップ終端抵抗に r_r2 (85 分の 85 分の 1) を誤って割り当てることができます。

    以下の条件を満たしている場合、設計が危険にさらされる可能性があります。

    • デザインは RapidIO II IP コアを実装しています。
    • インテル Arria ES または E2 で終わる部品番号が付いた 10 個のエンジニアリング・サンプル・デバイスです。(プロダクション・デバイスは影響を受けません)
    • インテル Quartus Prime* バージョン 16.1 より前のバージョンです。

     

    回避策 / 修正

    この問題を回避するには:
    Quartus 設定ファイル (.qsf) で RX 終端アサインメントを手動で追加する
        set_instance_assignment -name XCVR_A10_RX_TERM_SEL R_R1 -to

    この問題は、インテル Quartus Prime ソフトウェア・バージョン 16.1 以降修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。