記事 ID: 000075347 コンテンツタイプ: エラーメッセージ 最終改訂日: 2015/07/24

エラー (15065): PLL "lvds_tx_pll" のクロック入力ポート inclk[0] は、オプションでクロック制御ブロックを介して、非反転入力ピンまたは他の PLL によって駆動する必要があります

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーは、Quartus® II ソフトウェア・バージョン 14.1 以降を使用して、外部 PLL モードで MAX® 10 ソフト TX LVDS IP を実装する際に表示される場合があります。tx_inclockは RTL ソースファイルに含まれています。

    解決方法

    この問題を回避するには、Altera ソフト LVDS TX IP を内部 PLL モードに変更するか、MAX® 10 ソフト TX LVDS MegaWizard™ プラグイン・マネージャーの [トランスミッター設定] タブにある [Register \'tx_in\' input port] オプションを有効にします。

    この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。