記事 ID: 000075342 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

メモリーモデルを手動で接続する必要がある

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

ALTMEMPHY デザインを使用して DDR を生成しようとすると、 Qsys と テストベンチの作成 Qsys システム オプションを設定します。 None以外の値に接続すると、システムは接続に失敗します。 Qsys が生成したテストベンチのメモリーモデルです。

この問題は、DDR メモリーを対象とするすべての ALTMEMPHY デザインに影響します。 デバイス。

シミュレーションが適切に完了しない。

解決方法

生成されたメモリーモデルを手動でインスタンス化 (_mem_model.v/.vhd) する Qsys が生成したテストベンチ (_tb.v/.vhd) .

この問題は今後の DDR および ALTMEMPHY IP 搭載 DDR2 SDRAM コントローラー

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。