記事 ID: 000075326 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/01/15

以前にユーザーモードで QSPI フラッシュにアクセスした後、Stratix® 10 FPGA デバイスの JIC プログラミングが失敗するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Mailbox Client インテル® Stratix® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® 10 FPGAデバイスの JIC プログラミングは、以前にユーザーモードで QSPI フラッシュにアクセスした後に失敗することがあります。これは、セキュア・デバイス・マネージャー (SDM) の QSPI ポートが有効になっているのに、使用後に無効にされていないために発生します。

解決方法

これを回避するには、使用後は必ず SDM の QSPI インターフェイスを無効にしてください。無効にするには、メールボックス クライアント Stratix® 10 FPGA IP でQSPI_CLOSE操作を実行します。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 19.1 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。