詳細
インテル® Quartus® Prime 開発ソフトウェアのリファレンス・クロック入力ピンの I/O 規格が差動 HSTL または差動 SSTL に設定されている場合、Arria® 10 デバイスの IOPLL がロックに失敗し、出力クロックが生成されない場合があります。
これは、Arria 10 デバイスが IOPLL 基準クロック入力に対して以下の I/O 規格のみをサポートしているためです。
- シングルエンド I/O 規格
- LVDS
解決方法
ボードのリファレンス・クロック入力ピンの駆動に差動 HSTL または差動 SSTL 信号を使用する場合、インテル® Quartus® Prime 開発ソフトウェアのこのピンに、真の差動 I/O 規格 (LVDS など) を割り当てて、差動 HSTL および差動 SSTL 電気的仕様をサポートします。
インテル® Quartus® Prime 開発ソフトウェア・バージョン 16.0 には、ユーザーがリファレンス・クロック入力ピンに疑似差動 I/O 規格を設定しないようにする合法性チェックが含まれています。
インテル® Quartus® Prime 開発ソフトウェア・バージョン 16.0 には、ユーザーがリファレンス・クロック入力ピンに疑似差動 I/O 規格を設定しないようにする合法性チェックが含まれています。