記事 ID: 000075292 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

MAX V LVDS ペアではピン位置の負の割り当てがサポートされていません

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® II ソフトウェアはピン位置の割り当てをサポートしていません。 MAX V デバイスの LVDS ペアのマイナスピンの場合。

    解決方法

    正のピンを割り当ててください。

    関連製品

    本記事の適用対象: 1 製品

    MAX® V CPLD

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。