記事 ID: 000075289 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Cyclone V デバイス・ファミリーのピン接続ガイドライン: 既知の問題

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

問題 99877: バージョン 1.5

HPS_CLK2ピンの接続ガイドラインには、「これは HPS クロック入力ピンのオプションです。このピンを使用しない場合、Alteraは GND に接続するか、接続を解除することを推奨します。このピンが未接続の場合、インテル® Quartus® II ソフトウェアのプログラマブル・オプションを使用して、内部でこのピンに偏りを生じてください。このピンは、弱いプルアップ抵抗を有効にして入力トライステートとして、または GND を駆動する出力として予約できます。」

HPS_CLK2は専用入力です。 HPS_CLK2を使用しない場合は、GND に con HPS_CLK2する必要があります。

問題 67591: バージョン 1.3

VREF ピンの接続ガイドラインでは、バンクに電圧リファレンス I/O 規格が使用されていない場合、VREF ピンはユーザー I/O ピンとして使用できます。Cyclone V デバイスの VREF ピンは専用の電源ピンであり、バンク内で電圧リファレンス I/O 規格を使用しない場合、ユーザー I/O として使用することはできません。 これは、正しい VREF ピンの説明を反映するように、今後リリースされる予定で修正されています。

解決方法

解決された問題:

問題 44314: バージョン 1.0

未使用のGXB_RXピンの接続ガイドラインには、10k000 個の抵抗を介して GND に接続すると記載されています。 10k 固定抵抗は不要で、未使用のGXB_RXピンは GND に直接接続できます。 これはバージョン 1.2 で修正されています。

関連製品

本記事の適用対象: 4 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。