記事 ID: 000075260 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

遅延チェーンの値にバックアノテーションが付いていないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 12.1 以降の問題により、遅延チェーン設定のバックアノテーションが正しく機能しません。この問題は、Stratix® V、Arria® V、Cyclone® V デバイスを対象としたデザインに影響します。

    解決方法

    この問題を回避するには、以下のような Tcl スクリプトを使用して遅延チェーン設定にバックアノテーションを付けます。この Tcl スクリプトでは、例として D5 遅延チェーン設定を使用しています。

    load_package chip_planner
    project_open
    read_netlist
    set nodes [get_nodes -type io]

    foreach_in_collection node {
        set name [get_node_info -info name -node ]
        set d5 [get_node_info -info "D5 Delay Chain" -node ]
       
        if { != 0 } {
            set_instance_assignment -name T9_DELAY -to
        }
    }
    project_close

    関連製品

    本記事の適用対象: 15 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。