記事 ID: 000075258 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

UniPHY ベースの QDRII コントローラーのシンクロナイザー識別割り当てがフィッターによって無視される理由

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

デザインに UniPHY を使用して QDRII コントローラーを構築すると、フィッター・レポートの 「無視された割り当て」セクションで次のレポートが表示されることがあります。

名前: シンクロナイザー識別
無視されたエンティティー: qdrii_ctl_read_datapath
無視される値: FORCED_IF_ASYNCHRONOUS
無視されるソース: コンパイラーまたは HDL アサインメント

これは、合成中に HDL Assginment が無視されたために報告されます。
このレポートを削除するには、解析 & 合成設定でタイミング駆動型合成を有効にする必要があります。

関連製品

本記事の適用対象: 3 製品

Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。