記事 ID: 000075232 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

EMIF / PHYLite コンパイル中のチッププランナー / LogicLockの内部エラー

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® II ソフトウェア・Arria 10 エディション v13.1 を使用している場合 外部メモリー・インターフェイス (EMIF) を含むデザインをコンパイルするには または PHYLite インターフェイスでは、次のエラーメッセージが表示される場合があります。

    内部エラー: サブシステム: CPLL、ファイル: /quartus/periph/cpll/refclk_gen6_param_util.cpp、 ライン: 113

    起動: 1、終了: 2、ドライバー: 4

    解決方法

    リファレンス・クロック・ピンと 1 個の EMIF または PHYLite I/O を配置します。 同じIO_BANKにピン留めしてください。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。