記事 ID: 000075222 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Cyclone IV GX デバイスを対象とした PCI Express コンパイラー×バリエーションのタイミング解析

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Quartus® II ソフトウェアは、以下の目的でタイミング解析を実行しません。 CYCLONE IV GX ×バリアントのFPGAファブリック。したがって、バリアント タイミング解析に失敗する可能性のあるデータは識別されません。

この問題は、Cyclone IV GX デバイスの×タイプに影響します。

解決方法

必要なクロック制約を手動で作成できます。次の式を提供します。 この制約に対する。この式では、125 の場合は 8.000 です。 MHz アプリケーション・クロックおよび 62.5MHz アプリケーション・クロック用 16。

クロック制約
# create_clock -name {core_clk_out} -period -waveform { 0.000 8.000 } [get_nets {*altpcie_hip_pipen1b_inst | core_clk_out~clkctrl}]

この問題は、Quartus® II ソフトウェアのバージョン 10.1 で修正されています。

関連製品

本記事の適用対象: 1 製品

Cyclone® IV FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。