tx_clkoutとrx_clkoutが正しい周波数に変更されている場合でも、Cyclone® IV GX トランシーバーのフェーズロック・ループ (PLL) ダイナミック・リコンフィグレーション後、Rx_freqlocked信号がデアサート (低) 状態で停止することがあります。トランシーバーまたは MPLL をリセットしても問題は解決しません。
この問題は、別の M カウンター値を使用して 1 つの MPLL 構成を別の MPLL 構成に再構成しようとする場合に生じる場合があります。例えば、静的 MPLL パラメーター設定の M カウンター値が 5 の場合、M カウンター設定を 25 で MPLL を再構成すると、この問題が発生する可能性があります。この問題は、静的 MPLL および再構成された MPLL パラメーター設定の両方が同じ M カウンター値を持っている場合には表示されません。
ソフトウェアのバグにより、PLL 再構成後に PPM 検出器への入力信号の 1 つが正しく更新されません。
この問題は、PLL リコンフィグレーション後にチャネル・リコンフィグレーションを実行して PPM 検出器の入力信号を更新することで修正できます。
この問題を回避するには、以下の手順に従ってください。
- トランシーバー PLL リコンフィグレーションでは、tx_digitalreset、rx_digitalreset、rx_analogresetの各信号をアサートすることで、トランシーバーをリセット状態に 保持 します。
- 実行する PLL MIF ファイルで MPLL を更新する PLL リコンフィグレーション。
- 実行する GXB リコンフィグレーション MIF ファイルを使用したトランシーバーのチャネル・リコンフィグレーションとアップデート。同じ MPLL に複数のチャネルのインスタンス化を接続している場合、各チャネルでチャネル・リコンフィグレーションを実行します。
- デアサートの tx_digitalresetとrx_analogreset。
- アサーション (高) をrx_freqlockedしたら、少なくとも 4us 周期を待ってから、rx_digitalreset ディアサート します。
筆記：
Quartus® II ソフトウェア v11.0 の場合: ソフトウェアを直接使用して、このソリューションを実装できます (PLL リコンフィグレーションに続くチャネル・リコンフィグレーション)。
Quartus® II ソフトウェア v10.1SP1: このソリューションを実装する前に、パッチ 1.03 をインストールし、ALTGX_RECONFIG・コンポーネント・ファイルを再生成し、再コンパイルして GXB MIF ファイルを生成します。
Quartus® II ソフトウェア v10.1 の場合: このソリューションを実装する前に、パッチ 0.36 をインストールし、ALTGX_RECONFIG・コンポーネント・ファイルを再生成し、再コンパイルして GXB MIF ファイルを生成します。
以前の Quartus® II ソフトウェアのバージョン: デザインを 11.0 に移行し、ALTGX_RECONFIG・コンポーネント・ファイルを再生成し、再コンパイルして GXB MIF ファイルを生成し、このソリューションで提供されている手順を実装してください。
Quartus® II ソフトウェア・バージョン 10.1SP1 用パッチ 1.03
- Quartus® II ソフトウェア・バージョン 10.1SP1 用 PC パッチ 1.03
- Quartus® II ソフトウェア・バージョン 10.1SP1 用 Linux パッチ 1.03
- Quartus® II ソフトウェア・バージョン 10.1SP1 用パッチ 1.03 の Readme ファイル
Quartus® II ソフトウェア・バージョン 10.1 用パッチ 0.36