記事 ID: 000075210 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

VCCIO を 2.5 V に接続したバンクに 3.3 V 入力を割り当てることができない理由

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    3.3-V LVTTL および 3.3V LVCMOS 規格は、Arria® V および Stratix® V デバイスファミリーでの入力動作のために、3.3V、3.0 V、または 2.5V に接続された VCCIO をサポートします。

    Quartus® II ソフトウェアのバージョン 11.0 および 11.1 では、VCCIO を 2.5 V (2.5 V 出力など) に接続する必要がある標準のピンと 3.3V LVCMOS/ LVTTL 入力を割り当てると、フィッターエラーが発生します。

    解決方法

    3.3V LVCMOS/LVTTL 規格を必要とする入力に、2.5 V の I/O 標準割り当てを行います。

    2.5 V 標準入力仕様は、Vil が 0.8 V ではなく 0.7 V であることを除き、3.3V 規格と同じです。 入力電圧しきい値の詳細については、以下のデバイス・データシートを参照してください。

    この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連記事

    関連製品

    本記事の適用対象: 5 製品

    Stratix® V GS FPGA
    Arria® V GX FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。