記事 ID: 000075203 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

DCLK は、Stratix V、Arria V、Cyclone V デバイスのデュアル目的ピンですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、DCLK は、Stratix® V、Arria® V、Cyclone® V デバイスファミリーではデュアル目的のピンではありません。そのため、Quartus® II デザイン・ソフトウェアではユーザー信号をこのピンに手動で割り当てることは不可能です。

 
ただし、QSys で ALTASMI_PARALLEL メガファンクションまたは EPCS コントローラー・コンポーネントを使用している場合、DCLK はこれらの機能からユーザーモードでアクセスして、EPCS または EPCQ デバイスへのアクセスを容易にします。

関連製品

本記事の適用対象: 15 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Arria® V GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。