記事 ID: 000075189 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

M20K ブロックで広いデータ幅を報告し、Stratix V デバイスでレジスタード出力を報告する TCO は、

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Time Customization Timing Analyzer がStratix用に報告する TCO 値 16 ビット以上を使用し、登録済みの V M20K ブロック 出力は同一性である可能性があります。

Time2 で報告される、出力レジスター・ビット 16 ~ 39 の TCO 値 ビット 0 ~ ビットの TCO 値は 500ps にも上ります。 15 が正しく報告されます。

解決方法

Stratix V タイミングモデルの問題に関する最新情報 インテル® Quartus® II ソフトウェア・バージョン 12.1 に含まれる場合は、ソリューションを参照してください 内のrd11162012_922 番号 Altera ナレッジベース。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。