記事 ID: 000075181 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

内部エラー: サブシステム: HSSI、ファイル: /quartus/periph/hssi/hssi_logical_physical_mapping.cpp、ライン: 562

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアのバージョン 13.1 以前のバージョンで問題が発生したため、Arria® V デザインに Altera® シリアル・デジタル・インターフェイス (SDI) II Megacore® IP が含まれている場合、このエラーが表示されることがあります。

このエラーは次の場合に発生します。 Tx PLL ダイナミック・スイッチング が有効になっている場合、 xcvr_refclk そして xcvr_refclk_alt は同じクロックソースで駆動されます。

解決方法

この問題を回避するには、 xcvr_refclk そして xcvr_refclk_alt 異なるソースによって駆動されます。

インテル® Quartus® II ソフトウェアの今後のバージョンは、サポートを予定しています。 xcvr_refclk そして xcvr_refclk_alt 同じソースによって駆動されます。

 

関連製品

本記事の適用対象: 5 製品

Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。