詳細
Stratix®およびCyclone®シリーズのデバイスの I/O エレメント (IOE) レジスターには同期クリア (sclr) 信号が含まれていますが、Quartus® II ソフトウェアではこの sclr 信号を使用するオプションはありません。例えば、高速出力レジスター・ロジック・オプションを出力レジスターに適用すると、Quartus® II ソフトウェアはこのレジスターを IOE に配置しますが、IOE レジスターの sclr 信号は使用されません。 Quartus® II ソフトウェアは、ロジックエレメント (LE) を使用して、クリア信号とデータ信号上に AND ゲートを備えた同期クリア機能を実装します。
同期クリア信号を利用するには、次の例に示すように、デザインに DFFEAS プリミティブをインスタンス化し、sclr 信号を適切に接続します。
module dff_with_sclr_packable_in_io (input d, clk, sclr, output q);
dffeas my_packable_dff (.d(d), .clk(clk), .sclr(sclr), .q(q));
endmodule
デフォルトでは、このレジスターはデバイスのコアに配置されますが、高速入力レジスターまたは高速出力レジスターの割り当てを適用すると、レジスターは I/O エレメントにパックされ、sclr 専用ハードウェアを使用します。
DFFEAS などの低レベル・プリミティブの詳細については、低レベル・プリミティブを 使用した設計ユーザーガイド (PDF)を参照してください。