記事 ID: 000075157 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

エラー:ピンが I/O バンクと互換性がありません。ピンは I/O 規格を<i standard="">使用します。この規格は、そのバンクの VCCIO 設定または VCCIO を使用するその他のピンと互換性のない VCCIO 要件を備えています<voltage>。</voltage> </i>

環境

  • I O
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® II ソフトウェア・バージョン 7.1 SP1 または 7.2 では、Stratix® III デバイスの列 I/O バンクに差動クロック入力を割り当てた場合、I/O アサインメント分析またはライブ I/O チェック機能の使用時に、このメッセージが正しく生成されない場合があります。

    Stratix III デバイスでは、列 I/O バンク内の差動クロック入力は VCCIO 電圧に依存しません。差動クロック入力バッファーの電源がVCC_CLKIN。例として、そのバンクの VCCIO 設定に関係なく、I/O バンクに LVDS クロック入力を割り当てることができます。

    この問題を解決できるパッチがあります。使用 mySupport Windows または Linux* の Quartus® II ソフトウェア・バージョン 7.1 SP1 のパッチ番号 1.32、または Windows* の Quartus® II ソフトウェア・バージョン 7.2 のパッチ番号 0.11 をリクエストするには。この不正なメッセージは、今後のバージョンの Quartus® II ソフトウェアでも修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® III FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。