記事 ID: 000075148 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria V、Arria V GZ、Cyclone V、Stratix V PCI Express ユーザーガイドでは、トランザクション・レイヤー・コンフィグレーション・スペース信号に不正なタイミングを示しています

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Arria V、Arria V GZ、Cyclone V、およびStratix V PCI Express ユーザーガイド Avalon-ST およびAvalon-MM インターフェイスがトランザクションに不正なタイミング図を示している レイヤー・コンフィグレーション・スペース信号 (tl_cfg*) 。次の情報を提供 コンフィグレーション・スペース・レジスター・アクセス・タイミング の表示 tl_cfg_add tl_cfg_ctl すべてのサイクルを更新します。 しかし、パラメーター化に応じて、これらの信号は実際にすべての信号を更新します 4 または 8 クロックサイクル。また、このインターフェイスはマルチサイクルのパスです。 選択したパラメーターに応じて、途中でこのインターフェイスをサンプリングする必要があります。 4 サイクルまたは 8 サイクルのウィンドウで正しく動作していることを確認します。

    解決方法

    この問題は、2016年10月31日にこれらのユーザーガイドのバージョンで修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。