記事 ID: 000075146 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2015/10/16

Stratix® V、Arria® V、または Cyclone® V デバイス向け PLL リコンフィグレーション・カリキュレーターで、フラクショナル PLL 帯域幅パラメーターを「高」に設定するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® V、Arria® V、または Cyclone® V デバイス向けのフェーズロック・ループ (PLL) リコンフィグレーション・カリキュレーターでは、フラクショナル PLL 帯域幅設定を「低」に固定しています。データシートのジッター仕様は、低帯域幅のフラクショナル PLL のみを対象としているため、カリキュレーターの帯域幅設定を変更することはできません。

解決方法

フラクショナル PLL の帯域幅設定を「高」に再構成する必要がある場合は、PLL インテル FPGA IP・パラメーター・エディターを起動し、必要なカウンター設定と共に帯域幅設定を入力します。MIF ファイルを生成し、この MIF ファイル内のビット設定を探します。

関連製品

本記事の適用対象: 14 製品

Stratix® V GX FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Cyclone® V GX FPGA
Cyclone® V GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。