記事 ID: 000075144 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ARRIA V およびCyclone V HPS デザインが NC-Sim でコンパイルできない場合がある

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    この問題は、Arria V および Cyclone V HPS インターフェイスに影響します。

    NC-Sim シミュレーターでは、各ファイルに時間が含まれている必要があります。 scale ディレクティブ。一部のAltera Verilog またはシステム Verilog ファイル HPS シミュレーションでは、必要なタイムスケールが見つからない可能性があります。

    解決方法

    この問題の回避策は、以下を任意の方法で追加することです。 time scale ディレクティブが見つからないファイル:

    timescale 1 ps / 1 ps

    この問題は今後修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    Arria® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。