クリティカルな問題
詳細
NativeLink を使用して EDA RTL シミュレーションを実行する場合 Verilog のトップレベル・ファイルでは、シミュレーションに失敗して以下の情報が表示されます。 エラーメッセージ:
#**Error: (vlog-7) Failed to open design unit file “test.vo” in
read mode. # No such file or directory. (errno= ENOENT)
解決方法
[シミュレーション] ページの [EDA ネットリスト・ライタの設定]で 出力ネットリストのフォーマット を VHDLに設定します。 次に、生成された>.v ファイルの次のコードを次のファイルに置き換えます。 NativeLink シミュレーションを実行する前に、1 行のコードを入力してください。
次の行を削除します。
//IPFS_FILES:test.voRELATED_FILES:stratix_components.vhd、altera_avalon_sc_fifo.v、auk_dspip_avalon_streaming_controller_hpfir.vhd、auk_dspip_avalon_streaming_source_hpfir.vhd、auk_dspip_math_pkg_hpfir.vhd、auk_dspip_lib_pkg_hpfir.vhd、test_ast.vhd、test.v
次の行を追加します。
//IPSF_FILES:NONE
この問題は今後の FIR コンパイラーで修正される予定です。 II MegaCore ファンクション。