記事 ID: 000075131 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Quartus® II ソフトウェアのピン配列 (.pin) ファイルに DATA[7.1] コンフィグレーション・ピンが表示されないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® II ソフトウェアでは、Fast Passive Parallel (FPP) コンフィグレーション・スキームを使用しておらず、インテル® Quartus® II 設定ファイル (QSF) に次の行がない場合、DATA[7.1] ピンは「~ALTERA_DATA1~ / RESERVED_INPUT」ではなく「RESERVED_INPUT_WITH_WEAK_PULLUP」として表示されることがあります。

set_global_assignment -name RESERVE_DATA7_THROUGH_DATA1_AFTER_CONFIGURATION 「AS INPUT TRI-STATED」

Quartus® II ソフトウェア GUI にはこれらのオプションがすべて選択されていたが、QSF を変更する際に削除されている可能性があります。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。