記事 ID: 000075124 コンテンツタイプ: エラーメッセージ 最終改訂日: 2012/12/21

エラー (175001): フラクショナル PLL を配置できませんでした <pll name=""></pll>

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアで上記のエラーメッセージを展開すると、Stratix® V、Arria® V、Cyclone® V デバイスをターゲットにすると、次のエラーメッセージが表示される場合があります。

エラー (177020): PLL リファレンス・クロック入力ピン<ピン名>フラクショナル PLL <PLL 名に到達できる専用入力ピンに配置されていません>

このエラーメッセージ・ペアは、CLKn ピンをフラクショナル PLL に直接フィードしようとしたときに生成されます。

解決方法

以下の例のように、CLKn ピンと PLL の入力ポートの間にクロック・コントロール・ブロック (ALTCLKCTRL メガファンクション) を配置します。

例：

Figure 1

関連記事

関連製品

本記事の適用対象: 14 製品

Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。