記事 ID: 000075095 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/03/25

Cyclone® IV デバイスの DCLK コンフィグレーション内部オシレーターの周波数範囲は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Cyclone® IV デバイス・ハンドブックには、アクティブ・シリアル (AS) およびアクティブ・パラレル (AP) コンフィグレーション・モードで DCLK 出力を生成する内部オシレーターの周波数範囲は含まれていません。

下の表には、2 つのフリークエンシー・オプションの範囲が記載されています。

発振 器最小典型的最大ユニット
40MHz203040Mhz
20MHz101520Mhz

 

 

解決方法

この情報は、Cyclone® IV デバイス・ハンドブックの最新バージョンに含まれています。

関連製品

本記事の適用対象: 2 製品

Cyclone® IV GX FPGA
Cyclone® IV E FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。