記事 ID: 000075085 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Quartus® II ソフトウェア・バージョン 2.1 SP2 以前の DSP ブロックをターゲットにした場合、マルチプライヤーのシミュレートが正しく行われありませんか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。インテル® Quartus® II ソフトウェアのバージョン 2.2 より前のバージョンでは、DSP ブロックに実装した場合に乗算器のシミュレーションに影響する既知の問題があります。

この問題は、Quartus® II ソフトウェア・バージョン 2.2 以降で修正されています。

以下の構成は、バージョン 2.1 SP1 以前のバージョンの影響を受けます。

  • 19 ビット以上の混合符号乗算
  • 19 ビット以上の動的符号乗算
  • 36 ビット以上の符号付き乗算

 

関連製品

本記事の適用対象: 1 製品

Stratix® FPGAs

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。