記事 ID: 000075068 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

機能シミュレーションでAltera_PLL メガファンクション出力クロックが断続的に動作するのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    シミュレーション
    PLL 数
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Quartus® II ソフトウェア・バージョン 10.0 以降の問題により、ロックされた信号が主張されている場合でも、機能シミュレーションでAltera_PLL メガファンクションからの出力クロックが断続的に動作することがあります。 VCO 周波数の計算値に応じて、出力クロックに定期的なエラーが発生することがあります。この問題は、シミュレーション・モデルが Altera_PLL で 1ps の解像度に制限されているために生じます。
解決方法 Altera_PLL メガファンクションのシミュレーション時にこの制限の影響を受ける場合は、シミュレーション・テスト・ベンチで入力クロック期間を 2ps 刻みで増減させて入力クロック期間を調整します。シミュレーション・モデルがサポートする解像度内で VCO 期間を計算できるまで、

関連製品

本記事の適用対象: 15 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。