記事 ID: 000075066 コンテンツタイプ: エラーメッセージ 最終改訂日: 2012/08/29

内部エラー: サブシステム: SUT、ファイル: /quartus/neto/sut/sut_delay_util_helper.cpp、Line: 4158

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーは、Cyclone® IV デバイスをターゲットとし、EDA ネットリスト・ライターがシミュレーション・ネットリストを生成できるようにする場合、Quartus® II ソフトウェア・バージョン 10.0 および 10.0 SP1 で表示される場合があります。このエラーは、標準遅延フォーマット出力ファイル (.sdo) が生成されたときにトリガーされます。

この問題を回避するには、以下の手順に従って、EDA ネットリスト・ライターによる (.sdo) ファイルの生成を無効にします。

  1. [割り当て] メニューで、[設定] を選択します。
  2. [設定] ダイアログボックスで、[EDA ツール設定] カテゴリを展開します。
  3. シミュレーション をクリックします。
  4. [その他の EDA ネットリスト・ライター設定] をクリックします。
  5. 機能シミュレーション専用の [ネットリストの生成] オプションを選択します。
  6. この設定を [オン] に変更します。
解決方法

この問題は、 インテル® Quartus® II ソフトウェア・バージョン 10.1 から修正されています。

関連製品

本記事の適用対象: 2 製品

Cyclone® IV GX FPGA
Cyclone® IV E FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。