記事 ID: 000075053 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

シリアル・デジタル・インターフェイス (SDI) II MegaCores rx_pll_locked信号が切り替える場合があるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

HD-SDI および 3G-SDI ビデオ規格では、トランシーバーの CDR モードはデータ (LTD) モードにロックされます。

したがって、 rx_pll_locked シリアル・デジタル・インターフェイス (SDI) II MegaCore の信号®トランシーバーが HD-SDI または 3G-SDI 規格内の入力データに正しくロックされていると、メッセージが表示されることがあります。

ただし、SD-SDI ビデオ標準では、CDR モードが基準クロック (LTR) モードにロックされている場合、 rx_pll_locked SDI II MegaCore の信号は常にロックされたままです。

関連製品

本記事の適用対象: 15 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。