記事 ID: 000075045 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2020/03/06

インテル® Cyclone® 10 LP デバイス概要で公開されている LVDS ペア数は、どのように計算されますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    汎用コンポーネント
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Cyclone® 10 LP デバイスの概要 を参照する場合、LVDS ペアはピンの p と n がある場合にのみペアとしてカウントされます。

p のみが存在するが n がない場合、LVDS ペアとは見なされません。また、ピンアウト内の DIFFCLK ピンもペアと見なされます。したがって、LVDS ペアは、DIFFIO ペアと DIFFCLK ペアによってカウントされます。

 

 

 

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Cyclone® 10 LP FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。