詳細
タイムスケールの問題により、それぞれ DDR2 HP コントローラーを含む 2 つ以上のAltera® FPGAsをシミュレートしようとすると、シミュレーションは失敗します。alt_mem_phy_defines.v には'timescale 1ps/1ps ステートメントが含まれます。このタイムスケールは、altmemphy が機能するために必要です。コントローラーのトップレベルは、alt_mem_phy_defines.v が含まれているかを確認します。含まれている場合は、再度含まれません。ここには、HP DDR2 コントローラーを含む 2 つのFPGAがそれぞれシミュレーションされている場合に、このようなエラーが発生する可能性があります。
1. シミュレーターは最初のFPGAで HP DDR/2/3 コントローラーをコンパイルします。これにはファイルの定義が含まれます。また、タイムスケールを 1ps/1ps に設定します。
2. その他のファイルがコンパイルされ、タイムスケールが変更されます。
3. 2 つ目のチップの HP DDR/2/3 コントローラーがコンパイルされ、defines ファイルが含まれていないため、タイムスケールは 1ps / 1ps ではありません。そのため、シミュレーションは失敗します。
この問題の回避策は、タイムスケールをコントローラーのトップレベルに配置することです。これはインテル® Quartus® 8.1 ソフトウェアのリリースで修正される予定です。