記事 ID: 000075012 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/10/25

SDM メールボックス IP のいずれかのインスタンスを含むデザインで、インテル® Stratix® 10 デバイスの再構成に失敗するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    温度センサー・インテル® Stratix® 10 FPGA
    電圧センサー・インテル® Stratix® 10 FPGA
    高度な SEU 検出インインテル® Stratix® 10 FPGA IP
    Altera® S10 Mailbox Client コア
    チップ ID インテル® Stratix® 10 FPGA
    Mailbox Client インテル® Stratix® 10 FPGA
    パーシャル・リコンフィグレーション・コントローラー Stratix® 10 インテル® FPGA IP
    パーシャル・リコンフィグレーション・外部コンフィグレーション・コントローラー Stratix® 10 インテル® FPGA IP
    リモート・アップデート・インテル® FPGA IP
    インテル® Stratix® 10 シリアル・フラッシュ Mailbox Client インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v18.1 Update 1 以降では既知の問題があるため、CvP (Configuration via Protocol) を含むサポートされているコンフィグレーション方法のいずれかを使用してインテル® Stratix® 10 デバイスを再構成しようとすると、デバイスが動かなくなることがあり、リカバリーには電源サイクルが必要になる場合があります。

これは、インテル Stratix 10 FPGAセキュア・デバイス・マネージャーの周辺機器へのアクセス、またはインテル Stratixなどの次のソフトウェア Intellectual Property (IP) コアを介してアクセスするために、インテル Stratix 10 FPGA Mailbox Client IP コマンドを単独で使用している場合に生じる場合があります。 10 FPGA温度センサー / インテル Stratix 10 FPGA電圧センサー / チップ ID インテル Stratix 10 FPGA IP コア / インテル Stratix 10 FPGA シリアル・フラッシュ・メールボックス・クライアント インテル FPGA IP コア / インテルインテル Stratix 10 FPGA FPGA ハード・プロセッサー・システムで 10 個のパーシャル・リコンフィグレーション・コントローラー IP コアまたは HPS コールド・リセットをStratix。

 

 

 

 

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

インテル Quartus Prime 開発ソフトウェア・プロ・エディションでこの問題を解決するためのパッチが利用可能です。このパッチは、インテル Quartus・ソフトウェア・プログラマー・バージョンのスタンドアロン・バージョン上にインストールすることもできます。

インテル Quartus Prime 開発ソフトウェア・プロ・エディション v19.1 については、以下のリンクからパッチ 0.29fw を ダウンロード して インストール してください。

インテル Quartus Prime 開発ソフトウェア・プロ・エディション v19.2 については、以下のリンクからパッチ 0.13 を ダウンロード して インストール してください。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。